Download List

Projeto Descrição

Qucs is a circuit simulator with a graphical user

  1. It aims to support all kinds of

circuit simulation types, including DC, AC, S-parameter, and harmonic balance analysis.

System Requirements

System requirement is not defined
Information regarding Project Releases and Project Resources. Note that the information here is a quote from Freecode.com page, and the downloads themselves may not be hosted on OSDN.

2011-03-19 05:28
0.0.16

Esta versão vem com uma interface interativa GNU Octave /. Sintaxe realce para o Octave, Verilog HDL-e-Verilog A sintaxe foi adicionado. Pré-compilado módulos VHDL e bibliotecas feitas a partir escritas pelo usuário VHDL são suportados atualmente. Há vários novos componentes, como transistores modelos NIGBT, HICUM L2 v2.24, v1.2g HICUM L0 L0 e HICUM v1.3, diodo túnel, linha de transmissão ideal acoplado, e um híbrido ideal. O solver a equação tem agora EMI funcionalidade implementada receptor. O qucsconv linha de comando do conversor de dados suporta Matlab v4 como um formato de arquivo de exportação.
This release comes with an interactive GNU/Octave interface. Syntax highlighting for Octave, Verilog-HDL, and Verilog-A syntax has been added. Pre-compiled VHDL modules and libraries made from user-written VHDL code are supported now. There are several new components, such as transistor models NIGBT, HICUM L2 v2.24, HICUM L0 v1.2g and HICUM L0 v1.3, tunnel diode, ideal coupled transmission line, and an ideal hybrid. The equation solver now has EMI receiver functionality implemented. The qucsconv command line data converter supports Matlab v4 as an export file format.

2009-04-26 05:13
0.0.15

Esta versão vem com novas traduções para o árabe e Tcheco, bibliotecas de modelo para os reguladores MOSFETs, varistores e componentes ideal, e muitos novos componentes primitivos como EPFL-EKV NMOS / PMOS V2.6, HICUM L0 v1.2, e numerosos primitivos digital . Passando parâmetros para Verilog-HDL e VHDL subcircuits e digitado parâmetros genéricos de arquivos VHDL são apoiados, bem como arbitrária entrada / saída de sinais. O qucs-Converter agora ferramenta permite-lhe traduzir os modelos existentes HICUM em elementos de biblioteca, bem como a tradução de C polinomiais e L's e F, H, E e G fontes SPICE polinomial.
Tags: Major feature enhancements, Bugfixes
This release comes with new translations into Arabic and Czech, model libraries for MOSFETs regulators, varistors, and ideal components, and many new primitive components such as EPFL-EKV NMOS/PMOS V2.6, HICUM L0 v1.2, and numerous digital primitives. Passing parameters to Verilog-HDL and VHDL subcircuits and typed generic parameters of VHDL files are now supported as well as arbitrary in/out signals. The Qucs-Converter tool now allows you to translate existing HICUM models into library elements as well as the translation of polynomial C's and L's and F, H, E, and G polynomial SPICE sources.

2008-04-10 22:37
0.0.14

Esta versão vem com alguns componentes novos, ou seja, diac, triac, tiristores, amplificador logarítmico, HICUM L0 v1.12, potenciômetro, a equação definida RF dispositivo e MESFET (Curtice, Statz, TOM-1 e TOM-2). O qucs-transcalc ferramenta também contém a síntese e análise dos tipos de linhas coplanares. Impressão no Win32 foi finalmente corrigido. Suporte para a sub-e super-script em pinturas de texto gráfico foi adicionado. Last but not least, os argumentos versões do PlotVs () com 3 ou mais foram adicionadas as capacidades de resolução de equações.
Tags: Minor feature enhancements
This release comes with a few new components, i.e., diac, triac, thyristor, logarithmic amplifier, HICUM L0 v1.12, potentiometer, equation defined RF device, and MESFET (Curtice, Statz, TOM-1, and TOM-2). The Qucs-Transcalc tool also contains synthesis and analysis of coplanar line types. Printing under Win32 has finally been fixed. Support for sub- and super-script in graphical text paintings has been added. Last but not least, versions of PlotVs() with 3 or more arguments have been added to the equation solver capabilities.

2007-12-30 18:24
0.0.13

Esta versão vem com alguns novos componentes, ou seja, baseado em arquivo corrente e fontes de tensão, um amplificador operacional modular, e os HICUM L2 modelo de dispositivo v2.22. Nas equações, vetores e matrizes de imediato são permitidos, bem como a notação de engenharia de números, e algumas outras funções foram adicionadas (aleatória, srandom, StabFactor e StabMeasure). Touchstone arquivos podem ser exportados e CSV podem ser importados usando o comando de linha de dados do conversor QucsConv.
Tags: Minor feature enhancements
This release comes with some new components, i.e. file-based current and voltage sources, a modular operational amplifier, and the HICUM L2 v2.22 device model. In equations, immediate vectors and matrices are allowed as well as engineering notation of numbers, and some more functions have been added (random, srandom, StabFactor, and StabMeasure). Touchstone files can be exported and CSV files can be imported using the command line data converter QucsConv.

2007-06-17 16:28
0.0.12

Esta versão vem com uma tradução para o ucraniano, um pré-selecionáveis no componente SPICE, e dois novos componentes de tensão (exponencial e fonte de corrente). As bibliotecas podem agora conter analógica, bem como subcircuits digital. Modelação analógica é substancialmente reforçada por dispositivos simbolicamente definido. A lista das funções disponíveis no solucionador de equação foi estendido para suportar mais funções, operadores lógicos e racionais, e do ternário?: Const. Pure simulações digitais pode ser feita também por Verilog-HDL como uma alternativa para VHDL.
Tags: Major feature enhancements
This release comes with a translation into Ukrainian, a selectable preprocessor in the SPICE component, and two new components (exponential voltage and current source). Libraries can now contain analogue as well as digital subcircuits. Analogue modelling is substantially strengthened by symbolically defined devices. The list of available functions in the equation solver has been extended to support more functions, logical and rational operators, and the ternary ?: construct. Pure digital simulations can be also performed by Verilog-HDL as an alternative to VHDL.

Project Resources